TXW901 硬件设计指南

责任与版权

责任限制

本文档内容仅供参考。珠海泰芯半导体有限公司（以下简称“泰芯”）未对本文档信息的准确性或完整性作出任何明示或暗示的陈述或保证，且不对使用本文件信息所产生的后果承担任何责任。

泰芯保留在不另行通知对本文件进行修改、改进或其他变更的权利。

泰芯没有为客户产品的应用、设计验证提供协助的义务。客户应自行对其应用的设计、验证和测试负责，并确保其应用符合所有法律、法规及安全相关的要求。

如因客户未遵守本协议导致任何损害、费用、损失及/或责任，泰芯不承担任何责任；同时，客户应全额赔偿因客户未遵守本协议而给泰芯造成的任何损害、费用、损失及/或责任。

版权声明

未经泰芯书面同意，任何一方不得为商业目的修改、改编、变更、翻译或基于本文件创建衍生作品。

未经泰芯书面同意，任何一方不得向第三方披露或分发本文件中提及的任何部分或全部源代码、SDK、二进制文件和目标代码。

任何一方不得修改、反向工程、反汇编、反编译或以其他方式试图发掘任何非源代码部分的SDK，包括但不限于预编译的二进制文件和目标代码。

此外，任何可能侵犯泰芯或其他知识产权所有者权利的行为也均被严格禁止。

对于实施上述侵权行为的主体，泰芯有权依据中华人民共和国法律或其他可能适用的法律、国际条约采取必要的法律措施，包括但不限于对侵权人提起诉讼或仲裁，或申请法律强制措施。

珠海泰芯半导体有限公司

2024年09月24日

修订记录

1. 文档简介

本文档旨在介绍TXW901系列芯片的原理图和PCB硬件设计的要点和细则，用户在进行产品硬件设计的时候根据本设计指南设计，提高产品的硬件可靠性和提升硬件设计质量，尽量减少硬件迭代的次数，尽快让产品硬件稳定，快速落地量产。

2. 原理图

2.1. 概述

TXW901系列芯片的核心电路外围电路包括1个无源晶振和少量的阻容，无主控方案应用需要外挂FLASH（部分型号内置FLASH）。为了更好的保证TXW901芯片工作性能，本章节将会详细介绍TXW901系列芯片的原理图设计。下图为TXW901-100的最小系统参考设计，其他封装的芯片可以根据本文档或者对应的方案参考设计进行产品设计。

TXW901的原理图设计包括以下几部分：

图1为TXW901封装的最小系统电路，包括了时钟晶振、以及外围的电源滤波电容和射频电路。

图1 TXW901-100最小系统电路

2.1.1. 电源

TXW901芯片封装的电源管脚说明见表1说明

表1 TXW901芯片电源管脚描述

2.1.2. 时钟晶振

TXW901系列芯片内置WIFI和蓝牙BLE，所以必须要外置24/40MHz的高速晶振，晶振规格推荐负载电容15pF，自身精度要求在工作温度范围±10ppm。高速晶振的板载匹配电容视实际晶振选型和PCB而定，要求匹配后的射频频偏不超出±10ppm。

图2 TXW901时钟晶振说明

晶振的负载电容公式=[(C1*C2)/(C1+C2)]+Cic+△C，式中C1,C2为分别接在晶振的两个脚上和对地的电容, Cic（芯片内部电容）+△C（PCB上电容）经验值为3-5pF。

参考晶振时钟频率选择通过PA10的硬件配置进行判断，芯片上电时通过读取PA10的高低电平选择内部分频系数。外部时钟选择真值表如下所示。

2.1.3. 启动模式

TXW901系列芯片支持USB/SDIO/SPI启动模式。

2.1.4. 射频电路

TXW901芯片射频电路主要有PCB射频走线，匹配电路，天线和ESD保护电路组成。各部分电路的设计规范应满足以下要求：

• PCB射频走线：需要控制50Ω阻抗走线，具体PCB走线参考PCB章节的射频走线要求；
• 匹配电路：预留一组PI型网络，尽量靠近芯片射频端口放置；
• 天线：要求应用频带内S11至少满足-10db的要求，板载天线请参考PCB章节的天线设计要求；
• ESD保护电路：靠近芯片端放置一个27nH的到地保护电感或者ESD防护器件；

图3 射频电路

2.1.5. USB电路

TXW901芯片支持一路Highspeed USB Device，如果方案是外接USB设备，需要在接口处放置ESD保护电路和串联电阻位。

图4 USB HIGHSPEED接口电路

2.1.6. SDIO电路

TXW901系列芯片内部集成了1个SDIO2.0 Device控制器功能模块，支持SD 1/4bit 模式，支持SDIO SPI模式；时钟最高支持50MHz。用于主机SDIO host接口可以通过其方便连接扩展Wi-Fi 应用。

图5 SDIO接口电路

2.1.7. 芯片调试接口

TXW901系列芯片支持JTAG、UART调试接口，在方案设计原理图的时候，需要预留调试接口的测试座或者测试点，方便在开发方案的时候进行在线调试或者产品LOG信息的抓取。

图6 TXW901芯片方案量产测试点

• • • 1. JTAG接口

TXW901芯片的JTAG接口为PA10(TMS)、PA9（TCK），芯片内部有默认100K上拉电阻，连接CK-LINK的调试器时候，需要注意这两个IO不能连接到其他外设或者有大的并联电容到地（如果方案原理图用到这两个IO需要临时断开），调试器的参考电压要连接到3.3V，否则无法正常调试。下图为JTAG的接口电路。

图7 TXW901芯片JTAG电路

• • • 1. UART

TXW901支持UART接口，在进行原理图设计的时候需要考虑和电脑串口工具连接的时候，建议增加防漏电电路，防止外部串口工具从IO口漏电到芯片，导致启动异常。TX预留串联1K电阻，RX串接1K电阻并且上拉10K电阻到3.3V，串联二极管压降要求小于1V，避免电平识别错误。TXW901-100用作SDIO/USB模组的GPIO功能和UART接口定义如表2所示。

图8 UART电路

表 2 TXW901-100 SDIO或USB模组默认IO功能

2.1.8. GPIO

TXW901芯片的GPIO在设计原理图的时候要保证芯片的GPIO和其他外设必须电平匹配，严禁超压使用，以免造成永久性的物理破坏。硬件方案中需要把GPIO引至外壳或者按键的，原理图设计时要预留ESD和串联电阻位，必要时可以上件，避免硬件改版。

3. PCB设计

3.1. PCB叠层设计

良好的PCB设计需要考虑信号源、接收端以及传输线上的阻抗匹配，这样可以减少高速信号在传输过程中的反射现象。单端信号线的阻抗控制取决于参考平面的相对位置和信号走线的线宽尺寸，差分对的阻抗控制要求差分对的线宽和线距则取决于PCB的叠层结构。在具体的产品设计的时候要从成本以及PCB的最小线宽线距因素考虑，选择合适的PCB叠层叠构可以实现板上所有的阻抗要求。以下为推荐的的2层板叠层结构和特殊PCB阻抗的线宽线距控制参考，具体阻抗控制需要跟PCB板厂自行确认。

表3 1.0mm厚度2层板阻抗控制

表4 1.6mm厚度2层板阻抗控制

3.2. 电源LAYOUT

3.2.1. 3.3V电源输入

TXW901芯片需要3.3V输入的管脚有VCCPA、VCCRF、VCC、AVCC。

电源用外部DCDC供电3.3V的时候，要求3.3V的电源纹波不能大于50mV，PCB走线宽度主要路径保证1A以上的过流能力，最窄处要有至少500mA的过流能力，所有的电源管脚的退耦电容尽量靠近电源管脚放置。如果芯片的3.3V共用一路电源，PCB走线需要按照星型拓扑结构，降低各路电源之间的串扰现象。电源需要经过退耦电容后，再连接到芯片电源管脚，并且每个退耦电容的地需要就近打1-2个过孔，保证和芯片的EPAD有一个短的回流路径。

图9 系统3.3V电源PCB走线建议

3.2.2. 系统VDD输入

TXW901芯片的VDD由芯片内部LDO产生，在硬件设计的时候只需要外挂一个105电容就可以，退耦电容就近打1-2地过孔和芯片EPAD 地相连接。

图10 系统VDD电源PCB走线建议

3.2.3. 射频VDD15电源

TXW901芯片VDD15O是芯片内部LDO输出给到射频VDD15R和VDD15L供电，在硬件设计的时候，这三个管脚相邻，PCB上走线需要先引出焊盘外，再在外面连在一起（如果是三个焊盘直接相连，SMT的时候容易连锡出现焊接不良现象），退耦电容为106+104组合。PCB设计时候需要把这两个电容和主控芯片放置在同一层，电容尽量靠近芯片电源管脚放置，这组电容的退耦地不能和晶振的地在同一层有直接回流路径，否则可能会影响到RF性能。

图11 RF VDD15电源PCB走线建议

3.3. 晶振LAYOUT

TXW901芯片系统射频的高速晶振在LAYOUT要注意以下事项：

• 晶振晶振不能靠近板边放置，需要靠近芯片放置，PCB走线要求尽量短，不要和旁边的IO或者电源有并行走线；
• 晶振底部要有完整的地参考平面，晶振底部不能有IO或者电源等走线；
• 晶振和芯片同一层的时候，需要对晶振和负载电容做一个禁止铺铜区，晶振和负载电容的地通过地过孔和芯片EPAD连接；
• 晶振的负载电容需要靠近晶振管脚放置，减少寄生电容,保证晶振的频偏精度。具体的晶振频偏精度确认还要用仪器或者测试盒进一步确认，尤其是方案需要用到BLE蓝牙功能的时候。

图12 晶振PCB走线建议

3.4. SDIO LAYOUT

SDIO的PCB设计需要参照以下规则：

• SDIO的CMD和DATA走线以CLK为基准，误差控制控制±100mil以内,PCB走线长度控制在10cm以内，信号走线参考平面完整；
• 信号走线避免跨电源分割区域，避开高频信号，和其他易受干扰信号，保持信号参考平面完整；
• CLK走线两边包地，空间不足时则保证线间距3倍线宽以上，CLK信号靠近主控芯片管脚放置一组RC低通滤波网络，减少EMI干扰RF或者有认证需求避免改版；

图13 SDIO PCB走线建议

3.5. USB LAYOUT

USB的PCB设计建议遵循以下规则：

• USB DP/DM走线需要严格按照差分走线要求，差分阻抗控制90ohm，走线参考层不能有分割；
• USB走线的长度控制在4000mil以内（越短越好），走线的过孔尽量不要超过2个；
• USB DP/DM差分走线，需要两边包地，沿着走线两旁均匀打地过孔，保证阻抗的连续；

图14 USB PCB走线建议

3.6. 射频LAYOUT

射频的PCB设计请参考以下原则：

• 射频走线要求50ohm单端阻抗控制，走线两边包地，两边均匀的打地过孔，底部一定要保证地参考平面连续不会有任何分割，并和芯片的主地保持良好连通，不然导致射频性能恶化；
• RF走线尽量短和直，PCB走线要圆滑，不要有分支或者过孔、少拐角；
• 靠近芯片RF端口放置一组π型网络器件用于调节天线的阻抗或者滤波。射频匹配滤波电路的π型滤波电路的电容需要单点接地，不能直接接在TOP层，需要打一个过孔连接到底部BOTTOM层，如果是多层板过孔不与中间层的地相连，过孔在中间层需要跟顶层一样做禁空处理。这样处理之后的地过孔在射频(RF)频率上过孔相当于一个小电感与电容一起组成一个LC电路，起到抑制谐波辐射的作用。
• ESD保护器件靠近天线或者射频连接器放置；

图15 RF天线PCB走线建议

4. 热设计

TXW901芯片是集成了WIFI和蓝牙BLE的无线传输芯片，在产品设计的时候务必要保证芯片的EPAD良好接地，除了要求在EPAD上尽可能多打地过孔和底层相连，还要保证EPAD底部和整板PCB的地有一个良好的大面积接地通路。主控芯片的良好散热，才能保证RF性能和其他功能模块的正常使用。